避免在PCB設計中出現電磁問(wèn)題的7個(gè)技巧

          電磁兼容性(EMC)及關(guān)聯(lián)的電磁干擾(EMI)歷來(lái)都需要系統設計工程師擦亮眼睛，在當今電路板設計和元器件封裝不斷縮小、OEM要求更高速系統的情況下，這兩大問(wèn)題尤其令PCB布局和設計工程師**。

         EMC與電磁能的產(chǎn)生、傳播和接收密切相關(guān)，PCB設計中不希望出現EMC。電磁能來(lái)自多個(gè)源頭，它們混合在一起，因此必須特別小心，確保不同的電路、走線(xiàn)、過(guò)孔和PCB材料協(xié)同工作時(shí)，各種信號兼容且不會(huì )相互干擾。

        另一方面，EMI是由EMC或不想要的電磁能產(chǎn)生的一種破壞性影響。在這種電磁環(huán)境下，PCB設計人員必須確保減少電磁能的產(chǎn)生，使干擾*小。

      避免在PCB設計中出現電磁問(wèn)題的7個(gè)技巧 ——

技巧1：PCB接地

        降低EMI的一個(gè)重要途徑是設計PCB接地層。**步是使PCB電路板總面積內的接地面積盡可能大，這樣可以減少發(fā)射、串擾和噪聲。將每個(gè)元器件連接到接地點(diǎn)或接地層時(shí)必須特別小心，如果不這樣做，就不能充分利用可靠的接地層的中和效果。

        一個(gè)特別復雜的PCB設計有幾個(gè)穩定的電壓。理想情況下，每個(gè)參考電壓都有自己對應的接地層。但是，如果接地層太多會(huì )增加PCB的制造成本，使價(jià)格過(guò)高。折衷的辦法是在三到五個(gè)不同的位置分別使用接地層，每一個(gè)接地層可包含多個(gè)接地部分。這樣不僅控制了電路板的制造成本，同時(shí)也降低了EMI和EMC。

        如果想使EMC*小，低阻抗接地系統十分重要。在多層PCB中，*好有一個(gè)可靠的接地層，而不是一個(gè)銅平衡塊(copper thieving)或散亂的接地層，因為它具有低阻抗，可提供電流通路，是*佳的反向信號源。

        信號返回地面的時(shí)長(cháng)也非常重要。信號往返于信號源的時(shí)間必須相當，否則會(huì )產(chǎn)生類(lèi)似天線(xiàn)的現象，使輻射的能量成為EMI的一部分。同樣，向/從信號源傳輸電流的走線(xiàn)應盡可能短，如果源路徑和返回路徑的長(cháng)度不相等，則會(huì )產(chǎn)生接地反彈，這也會(huì )產(chǎn)生EMI。

技巧2：區分EMI

          由于EMI不同，一個(gè)很好的EMC設計規則是將模擬電路和數字電路分開(kāi)。模擬電路的安培數較高或者說(shuō)電流較大，應遠離高速走線(xiàn)或開(kāi)關(guān)信號。如果可能的話(huà)，應使用接地信號保護它們。在多層PCB上，模擬走線(xiàn)的布線(xiàn)應在一個(gè)接地層上，而開(kāi)關(guān)走線(xiàn)或高速走線(xiàn)應在另一個(gè)接地層。因此，不同特性的信號就分開(kāi)了。

         有時(shí)可以用一個(gè)低通濾波器來(lái)消除與周?chē)呔€(xiàn)耦合的高頻噪聲。濾波器可以抑制噪聲，返回穩定的電流。將模擬信號和數字信號的接地層分開(kāi)很重要。由于模擬電路和數字電路有各自獨特的特性，將它們分開(kāi)至關(guān)重要。數字信號應該有數字接地，模擬信號應該終止于模擬接地。

         在數字電路設計中，有經(jīng)驗的PCB布局和設計工程師會(huì )特別注意高速信號和時(shí)鐘。在高速情況下，信號和時(shí)鐘應盡可能短并鄰近接地層，因為如前所述，接地層可使串擾、噪聲和輻射保持在可控制的范圍。

         數字信號也應遠離電源平面。如果距離很近，就會(huì )產(chǎn)生噪聲或感應，從而削弱信號。

 技巧3：串擾走線(xiàn)是重點(diǎn)

         走線(xiàn)對確保電流的正常流動(dòng)特別重要。如果電流來(lái)自振蕩器或其它類(lèi)似設備，那么讓電流與接地層分開(kāi)，或者不讓電流與另一條走線(xiàn)并行，尤其重要。 兩個(gè)并行的高速信號會(huì )產(chǎn)生EMC和EMI，特別是串擾。必須使電阻路徑*短，返回電流路徑也盡可能短。返回路徑走線(xiàn)的長(cháng)度應與發(fā)送走線(xiàn)的長(cháng)度相同。

         對于EMI，一條叫做“侵犯走線(xiàn)”，另一條則是“受害走線(xiàn)”。電感和電容耦合會(huì )因為電磁場(chǎng)的存在而影響“受害”走線(xiàn)，從而在“受害走線(xiàn)”上產(chǎn)生正向和反向電流。這樣的話(huà)，在信號的發(fā)送長(cháng)度和接收長(cháng)度幾乎相等的穩定環(huán)境中就會(huì )產(chǎn)生紋波。

        在一個(gè)平衡良好、走線(xiàn)穩定的環(huán)境中，感應電流應相互抵消，從而消除串擾。但是，我們身處不**的世界，這樣的事不會(huì )發(fā)生。因此，我們的目標是必須將所有走線(xiàn)的串擾保持在*小水平。如果使并行走線(xiàn)之間的寬度為走線(xiàn)寬度的兩倍，則串擾的影響可降至*低。例如，如果走線(xiàn)寬度為5密耳，則兩條并行走線(xiàn)之間的*小距離應為10密耳或更大。

         隨著(zhù)新材料和新的元器件不斷出現，PCB設計人員還必須繼續應對電磁兼容性和干擾問(wèn)題。

 技巧4：去耦電容

         去耦電容可減少串擾的**影響，它們應位于設備的電源引腳和接地引腳之間，這樣可以確保交流阻抗較低，減少噪聲和串擾。為了在寬頻率范圍內實(shí)現低阻抗，應使用多個(gè)去耦電容。

           放置去耦電容的一個(gè)重要原則是，電容值*小的電容器要盡可能靠近設備，以減少對走線(xiàn)產(chǎn)生電感影響。這一特定的電容器盡可能靠近設備的電源引腳或電源走線(xiàn)，并將電容器的焊盤(pán)直接連到過(guò)孔或接地層。如果走線(xiàn)較長(cháng)，請使用多個(gè)過(guò)孔，使接地阻抗*小。

 技巧5：避免90°角

          為降低EMI，應避免走線(xiàn)、過(guò)孔及其它元器件形成90°角，因為直角會(huì )產(chǎn)生輻射。在該角處電容會(huì )增加，特性阻抗也會(huì )發(fā)生變化，導致反射，繼而引起EMI。 要避免90°角，走線(xiàn)應至少以?xún)蓚€(gè)45°角布線(xiàn)到拐角處。

 技巧6：謹慎使用過(guò)孔

在幾乎所有PCB布局中，都必須使用過(guò)孔在不同層之間提供導電連接。PCB布局工程師需特別小心，因為過(guò)孔會(huì )產(chǎn)生電感和電容。在某些情況下，它們還會(huì )產(chǎn)生反射，因為在走線(xiàn)中制作過(guò)孔時(shí)，特性阻抗會(huì )發(fā)生變化。

同樣要記住的是，過(guò)孔會(huì )增加走線(xiàn)長(cháng)度，需要進(jìn)行匹配。如果是差分走線(xiàn)，應盡可能避免過(guò)孔。如果不能避免，則應在兩條走線(xiàn)中都使用過(guò)孔，以補償信號和返回路徑中的延遲。

技巧7：電纜/物理屏蔽

承載數字電路和模擬電流的電纜會(huì )產(chǎn)生寄生電容和電感，引起很多EMC相關(guān)問(wèn)題。如果使用雙絞線(xiàn)電纜，則會(huì )保持較低的耦合水平，消除產(chǎn)生的磁場(chǎng)。對于高頻信號，必須使用屏蔽電纜，其正面和背面均接地，消除EMI干擾。

物理屏蔽是用金屬封裝包住整個(gè)或部分系統，防止EMI進(jìn)入PCB電路。這種屏蔽就像是封閉的接地導電容器，可減小天線(xiàn)環(huán)路尺寸并吸收EMI。