業(yè)務(wù)部
聯(lián)系人:陳平
聯(lián)系電話(huà):0769-23131676
傳真號碼:0769-23131096
移動(dòng)電話(huà):15989633801(微信同號)
Email:ZS1717@163.com
QQ:782352024
地址:東莞市莞城街道東城路莞城段33號405室
公司網(wǎng)址:http://ruituo888.com
隔離式DC/DC變換器的電磁兼容設計分析(二)
3.7 開(kāi)關(guān)電源箱體結構的電磁兼容設計
1)材料選擇在進(jìn)行開(kāi)關(guān)電源的箱體結構設計時(shí),對于屏蔽材料的選擇原則是,當干擾電磁場(chǎng)的頻率較高時(shí),選用高電導率的金屬材料,屏蔽效果較好;當干擾電磁場(chǎng)的頻率較低時(shí),選用高磁導率的金屬材料,屏蔽效果較好;在某些場(chǎng)合下,如果要求對高頻和低頻電磁場(chǎng)都具有良好的屏蔽效果時(shí),往往采用高電導率和高磁導率的金屬材料組成多層屏蔽體。
2)孔洞、縫隙、搭接處理方法采用電磁屏蔽方法無(wú)須重新設計電路,便可達到很好的電磁兼容效果。理想的電磁屏蔽體是一個(gè)無(wú)縫隙、無(wú)孔洞、無(wú)透人的導電連續體,低阻抗的金屬密封體,但是,開(kāi)關(guān)電源需要有輸入、輸出線(xiàn)過(guò)孔、散熱通風(fēng)孔等,以及箱體結構部件之間的搭接縫隙,如果不采取措施,這些孔洞和縫隙將會(huì )導致電磁泄漏,使箱體的屏蔽效能降低、甚至完全喪失。因此,在設計開(kāi)關(guān)電源箱體時(shí),金屬板之間的搭接*好采用焊接,無(wú)法焊接時(shí)要使用電磁密封墊或其它的屏蔽材料;箱體上的開(kāi)孔孔徑要小于被屏蔽的電磁波波長(cháng)的1/2,否則屏蔽效果將大大降低;對于通風(fēng)孔,在屏蔽要求不高時(shí)可以使用穿孔金屬板或金屬化絲網(wǎng),在既要求屏蔽效能高,又要求通風(fēng)效果好時(shí)選用截止波導管等方法,以提高屏蔽體的屏蔽效能。如果箱體的屏蔽效能仍無(wú)法滿(mǎn)足要求時(shí),可以在箱體上噴涂屏蔽漆。除了對開(kāi)關(guān)電源整個(gè)箱體的屏蔽之外,還可以對電源設備內部的元器件、部件等干擾源或敏感設備進(jìn)行局部屏蔽。
3)其他在進(jìn)行箱體結構設計時(shí),針對設備上所有會(huì )受到靜電放電影響的部分,須設計一條低阻抗的電流泄放路徑,箱體必須有可靠的接地措施,并且要保證接地線(xiàn)的載流能力,同時(shí),將敏感電路或元器件布置得遠離這些泄放回路,或對其采用電場(chǎng)屏蔽措施。對于結構件的表面處理,一般需要電鍍銀、鋅、鎳、鉻、錫等,具體要從導電性能、電化學(xué)反應、成本及電磁兼容性等多方面考慮后做出選擇。
3.8 元器件布局與布線(xiàn)中的電磁兼容設計
對于開(kāi)關(guān)電源設備內部元器件的布局必須整體考慮電磁兼容性的要求,設備內部的干擾源會(huì )通過(guò)輻射和串擾等途徑影響其它元器件或部件的正常工作,研究表明,在離干擾源一定距離時(shí),干擾源的能量將大大衰減,因此,合理的布局有利于減小電磁干擾的影響。
EMl輸入輸出濾波器*好安裝在金屬機箱的入出口處,并保證輸入與輸出線(xiàn)的屏蔽隔離。
敏感電路或元器件要遠離發(fā)熱源。
對于開(kāi)關(guān)電源產(chǎn)品,一般須遵守以下布線(xiàn)原則。
1)主電路輸入線(xiàn)與輸出線(xiàn)分開(kāi)走線(xiàn)。
2)EMI濾波器輸入線(xiàn)與輸出線(xiàn)分開(kāi)走線(xiàn)。
3)主電路線(xiàn)與控制信號線(xiàn)分開(kāi)走線(xiàn)。
4)高壓脈沖信號線(xiàn)*好分開(kāi)單獨走線(xiàn)。
5)分開(kāi)布線(xiàn)要避免平行走線(xiàn),可以垂直交叉,線(xiàn)束之間距離在20mm以上。
6)電纜不要貼著(zhù)金屬外殼和散熱器走線(xiàn),保證一定距離。
7)雙絞線(xiàn)、同軸電纜及帶狀電纜在EMC設計中的使用。
(1)雙絞線(xiàn)、同軸電纜都能有效地抑制電磁干擾在脈沖信號傳輸線(xiàn)路中常使用雙絞線(xiàn),控制輔助電源線(xiàn)和傳感器信號線(xiàn)*好用雙絞屏蔽線(xiàn)。因為雙絞線(xiàn)兩根線(xiàn)之間有很小的回路面積,而且雙絞線(xiàn)的每?jì)蓚€(gè)相鄰的回路上感應出的電流具有大小相等、方向相反,產(chǎn)生的磁場(chǎng)相互抵消,這樣就可以減小因輻射引起的差模干擾,不過(guò)雙絞線(xiàn)絞合的圈數*好為偶數,且每單位波長(cháng)所絞合的圈數愈多,消除耦合的效果愈好。使用時(shí)注意雙絞線(xiàn)和同軸電纜兩端不能同時(shí)接地,只能單端接地,而對屏蔽線(xiàn),屏蔽層兩端接地能既能屏蔽電場(chǎng)還能屏蔽磁場(chǎng),單端接地只能屏蔽電場(chǎng)。使用同軸電纜時(shí)還要注意,其屏蔽層必須完全包覆信號線(xiàn)接地,即接頭與電纜屏蔽層必須360。搭接,才能有效屏蔽電磁場(chǎng),如圖8所示,信號線(xiàn)裸露部分仍可以與外界形成互容耦合,降低屏蔽效能。
(2)帶狀電纜適合于短距離的信號傳輸為了降低差模信號的電磁輻射,必須減小信號線(xiàn)和信號回流線(xiàn)所形成的回路面積,因此,在設計帶狀電纜布局時(shí),*好將信號線(xiàn)與接地線(xiàn)間隔排列。如圖9所示,其中S為信號線(xiàn),G為信號地線(xiàn)。
3.9元器件的選擇
熱傳播的方式有三種,即傳導、對流和輻射。熱輻射是以電磁波的形式向空間傳播的,熱傳導也會(huì )向周?chē)渌骷鲗崃?,這些都會(huì )影響其它元器件或電路的正常工作,因此,從元器件熱設計方面考慮要盡量留有較大余量,以降低元器件的溫升及器件表面的溫度,除元器件對溫升有特殊要求外,一般開(kāi)關(guān)電源要求內部元器件溫度小于90℃,內部環(huán)境溫度不超過(guò)65℃,以減4、熱輻射干擾。
對數字集成電路,從電磁兼容性角度看,應多選用高噪聲容限的CMOS器件代替低噪聲容限的TTL器件。
盡量使用低速、窄帶元器件和電路。
選用分布電感較小的表面貼裝元器件(SMD),選用高頻特性好、等效串聯(lián)電感低的陶瓷介質(zhì)電容器、高頻無(wú)感電容器、三端電容器和穿心電容器等作濾波電容。
3.10 控制電路及PCB的電磁兼容設計
信號地是指信號電流流回信號源的一條低阻抗路徑。在設計中往往由于接地方法不恰當而產(chǎn)生地環(huán)路干擾和公共阻抗耦合干擾。因此,要合理選用接地方式,接地的方式有單點(diǎn)接地、多點(diǎn)接地和混合接地。
1)地環(huán)路干擾常發(fā)生在通過(guò)較長(cháng)電纜連接,地相距較遠的設備之問(wèn)。原因是由于地環(huán)路電流的存在,使兩個(gè)設備的地電位不同。通常用光電耦合器或隔離變壓器進(jìn)行“地”隔離,消除地環(huán)路干擾。由于隔離變壓器繞組之間寄生電容較大,即使采取屏蔽措施的隔離變壓器通常也只用于1MHz以下的信號隔離,超過(guò)lMHz時(shí)多采用光電耦合器隔離。
2)公共阻抗耦合當兩個(gè)電路的地電流流過(guò)一個(gè)公共阻抗時(shí),就會(huì )發(fā)生公共阻抗耦合。由于地線(xiàn)是信號回流線(xiàn),一個(gè)電路的工作狀態(tài)必然會(huì )影響地線(xiàn)電壓,當兩個(gè)電路共用一段地線(xiàn)時(shí),地線(xiàn)的電壓就會(huì )同時(shí)受到兩個(gè)電路工作狀態(tài)的影響。
可見(jiàn)無(wú)論是地環(huán)路干擾還是公共阻抗耦合問(wèn)題都是由于地線(xiàn)阻抗引起的,因此,在設計時(shí)一定要考慮盡量降低地線(xiàn)阻抗與感抗。
3)減小控制電源噪聲 電源線(xiàn)上有電流突變,就會(huì )產(chǎn)生噪聲電壓。在靠近芯片的位置增加解耦電容,能有效減小噪聲。如果是高頻電流負載,則采用多個(gè)同容量的高頻電容和無(wú)感電容并聯(lián)能獲得更好的效果。注意電容容量并非越大越好,主要根據其諧振頻率、提供脈沖電流頻率來(lái)選擇。
4)印制板的合理布線(xiàn)印制板合理地布置地線(xiàn)將能有效地減小印制板的輻射以及提高其抗輻射干擾能力,請注意以下幾條。
(1)布置地線(xiàn)網(wǎng)絡(luò ),即在雙面板的兩面布置*多的平行地線(xiàn)。
(2)對于一些關(guān)鍵信號(如脈沖信號和對外界較敏感的電平信號)的地線(xiàn)的布置必須盡量縮小引線(xiàn)長(cháng)度,減小信號的回流面積,如果是雙面板,地線(xiàn)和信號線(xiàn)可以在印制板兩面并聯(lián)平行走線(xiàn)。
(3)若是多層線(xiàn)路板,且既有數字地又有模擬地,則數字地和模擬地必須布置在同一層,減小它們之間的耦合干擾。
(4)在實(shí)際電路中常發(fā)生公共阻抗耦合,因此,要根據實(shí)際情況選擇正確的接地方式。
4 結語(yǔ)
本文詳細分析了隔離式Dc/Dc變換器存在的電磁干擾源及其產(chǎn)生機理,并詳細介紹了針對其主電路和控制電路的電磁兼容設計方法,這些方法對其它電子產(chǎn)品的電磁兼容設計具有一定的參考價(jià)值。