系統級ESD設計考慮

隨著(zhù)技術(shù)的發(fā)展，移動(dòng)電子設備已成為我們生活和文化的重要組成部分。平板電腦和智能手機觸摸技術(shù)的應用，讓我們能夠與這些設備進(jìn)行更多的互動(dòng)。它構成了一個(gè)完整的靜電放電 (ESD) 危險環(huán)境，即人體皮膚對設備產(chǎn)生的靜電放電。

例如，在使用消費類(lèi)電子設備時(shí)，在用戶(hù)手指和平板電腦 USB 或者 HDMI 接口之間會(huì )發(fā)生 ESD，從而對平板電腦產(chǎn)生不可逆的損壞，例如：峰值待機電流或者長(cháng)久性系統失效。

本文將為您解釋系統級 ESD 現象和器件級 ESD 現象之間的差異，并向您介紹一些提供 ESD 事件保護的系統級設計方法。

2、系統級ESD保護與器件級ESD保護的對比

IC 的 ESD 損壞可發(fā)生在任何時(shí)候，從裝配到板級焊接，再到終端用戶(hù)人機互動(dòng)。ESD 相關(guān)損壞*早可追溯到半導體發(fā)展之初，但在 20 世紀 70 年代微芯片和薄柵氧化 FET 應用于高集成 IC 以后，它才成為一個(gè)普遍的問(wèn)題。

所有 IC 都有一些嵌入式器件級 ESD 結構，用于在制造階段保護 IC 免受 ESD 事件的損壞。

這些事件可由三個(gè)不同的器件級模型進(jìn)行模擬：人體模型 (HBM)、機器模型 (MM) 和帶電器件模型(CDM)。

HBM 用于模擬用戶(hù)操作引起的 ESD 事件，MM 用于模擬自動(dòng)操作引起的 ESD 事件，而 CDM則模擬產(chǎn)品充電/放電所引起的 ESD 事件。這些模型都用于制造環(huán)境下的測試。在這種環(huán)境下，裝配、*終測試和板級焊接工作均在受控 ESD 環(huán)境下完成，從而減小暴露器件所承受的 ESD 應力。在制造環(huán)境下，IC 一般僅能承受 2-kV HBM 的 ESD 電擊，而*近出臺的小型器件靜電規定更是低至 500V。

盡管在廠(chǎng)房受控 ESD 環(huán)境下器件級模型通常已足夠，但在系統級測試中它們卻差得很遠。在終端用戶(hù)環(huán)境下，電壓和電流的ESD電擊強度要高得多。

因此，工業(yè)環(huán)境使用另一種方法進(jìn)行系統級 ESD 測試，其由IEC 61000-4-2 標準定義。器件級 HBM、MM和CDM 測試的目的都是保證 IC 在制造過(guò)程中不受損壞；IEC 61000-4-2規定的系統級測試用于模擬現實(shí)世界中的終端用戶(hù)ESD事件。

IEC 規定了兩種系統級測試：接觸放電和非接觸放電。使用接觸放電方法時(shí)，測試模擬器電極與受測器件(DUT) 保持接觸。非接觸放電時(shí)，模擬器的帶電電極靠近 DUT，同 DUT 之間產(chǎn)生的火花促使放電。

表 1 列出了 IEC 61000-4-2 標準規定的每種方法的測試級別范圍。請注意，兩種方法的每種測試級別的放電強度并不相同。我們通常在4級（每種方法的*高官方標稱(chēng)級別）以上對應力水平進(jìn)行逐級測試，直到發(fā)生故障點(diǎn)為止。

3、TVS 如何保護系統免受 ESD 事件的損害

與 ESD 保護集成結構不同，IEC 61000-4-2 標準規定的模型通常會(huì )使用離散式獨立瞬態(tài)電壓抑制二極管，也即瞬態(tài)電壓抑制器 (TVS)。相比電源管理或者微控制器單元中集成的 ESD 保護結構，獨立 TVS 成本更低，并且可以靠近系統 I/O 連接器放置，如圖 2 所示。

共有兩種 TVS：雙向和單向（參見(jiàn)圖 3）。TI TPD1E10B06 便是一個(gè)雙向 TVS例子，它可以放置在一條通用數據線(xiàn)路上，用于系統級 ESD 保護。

正常工作狀態(tài)下，雙向和單向 TVS 都為一個(gè)開(kāi)路，并在 ESD 事件發(fā)生時(shí)接地。在雙向 TVS 情況下，只要 D1 和 D2 都不進(jìn)入其擊穿區域，I/O 線(xiàn)路電壓信號會(huì )在接地電壓上下擺動(dòng)。

當 ESD 電擊（正或者負）擊中 I/O 線(xiàn)路時(shí)，一個(gè)二極管變?yōu)檎蚱?，而另一個(gè)擊穿，從而形成一條通路，ESD 能量立即沿這條通路接地。在單向 TVS 情況下，只要 D2 和 Z1 都不進(jìn)入其擊穿區域，則電壓信號會(huì )在接地電壓以上擺動(dòng)。

當正ESD電擊擊中I/O線(xiàn)路時(shí)，D1變?yōu)檎蚱?，而Z1 先于 D2進(jìn)入其擊穿區域；通過(guò) D1 和 Z1 形成一條接地通路，從而讓 ESD 能量得到耗散。

當發(fā)生負 ESD 事件時(shí)，D2 變?yōu)檎蚱?，ESD能量通過(guò) D2接地通路得到耗散。由于 D1 和 D2 尺寸可以更小、寄生電容更少，單向二極管可用于許多高速應用；D1 和 D2 可以“隱藏”更大的齊納二極管 Z1（大尺寸的原因是處理?yè)舸﹨^域更多的電流）。

4、系統級 ESD 保護的關(guān)鍵器件參數

圖 4 顯示了 TVS 二極管電流與電壓特性的對比情況。盡管 TVS 是一種簡(jiǎn)單的結構，但是在系統級 ESD 保護設計過(guò)程中仍然需要注意幾個(gè)重要的參數。

這些參數包括擊穿電壓 VBR、動(dòng)態(tài)電阻 RDYN、鉗位電壓VCL 和電容。

4.1、擊穿電壓VBR

正確選擇 TVS 的**步是研究擊穿電壓 (VBR)。

例如，如果受保護 I/O 線(xiàn)路的*大工作電壓 VRWM 為5V，則在達到該*大電壓以前 TVS 不應進(jìn)入其擊穿區域。通常，TVS 產(chǎn)品說(shuō)明書(shū)會(huì )包括具體漏電流的VRWM，它讓我們能夠更加容易地選擇正確的 TVS。否則，我們可以選擇一個(gè) VBR（min） 大于受保護I/O 線(xiàn)路 VRWM 幾伏的 TVS。

4.2、動(dòng)態(tài)電阻

ESD 是一種極速事件，也就是幾納秒的事情。在如此短的時(shí)間內，TVS 傳導接地通路不會(huì )立即建立起來(lái)，并且在通路中存在一定的電阻。這種電阻被稱(chēng)作動(dòng)態(tài)電阻 (RDYN)，如圖 5 所示。

理想情況下，RDYN 應為零，這樣 I/O 線(xiàn)路電壓才能盡可能地接近 VBR；但是，這是不可能的事情。

RDYN 的*新工業(yè)標準值為 1 ? 或者 1 ? 以下。利用傳輸線(xiàn)路脈沖測量技術(shù)可以得到 RDYN。使用這種技術(shù)時(shí)，通過(guò) TVS 釋放電壓，然后測量相應的電流。在得到不同電壓的許多數據點(diǎn)以后，便可以繪制出如圖6一樣的 IV 曲線(xiàn)，而斜線(xiàn)便為 RDYN。圖 6 顯示了 TPD1E10B06 的 RDYN，其典型值為 ~0.3 ?。

4.3、鉗位電壓

由于ESD是一種極速瞬態(tài)事件，I/O 線(xiàn)路的電壓不能立即得到箝制。如圖 7 所示，根據 IEC 61000-4-2 標準，數千伏電壓被箝制為數十伏。

如方程式 1 所示，RDYN 越小，鉗位性能也就越好：

其中，IPP 為 ESD 事件期間的峰值脈沖電流，而 Iparasitic 為通過(guò) TVS 接地來(lái)自連接器的線(xiàn)路寄生電感。

把鉗位電壓波形下面的區域想像成能量。鉗位性能越好，受保護ESD敏感型器件在ESD事件中受到損壞的機率也就越小。由于鉗位電壓很小，一些TVS可承受IEC模型的8kV接觸式放電，但是“受保護”器件卻被損壞了。

電容

在正常工作狀態(tài)下，TVS為一個(gè)開(kāi)路，并具有寄生電容分流接地。設計人員應在信號鏈帶寬預算中考慮到這種電容。

結論

由于 IC 工藝技術(shù)節點(diǎn)變得越來(lái)越小，它也越來(lái)越容易受到 ESD 損壞的影響，不管是在制造過(guò)程還是在終端用戶(hù)使用環(huán)境下。器件級 ESD 保護并不足以在系統層面為 IC 提供保護。我們應在系統級設計中使用獨立 TVS。在選擇某個(gè) TVS 時(shí)，設計人員應注意一些重要參數，例如：VBR、RDYN、VCL 和電容等。