開(kāi)關(guān)電源 EMI/EMC設計的30余個(gè)建議

開(kāi)關(guān)電源 EMI/EMC設計的30余個(gè)建議

由于開(kāi)關(guān)電源的開(kāi)關(guān)特性，容易使得開(kāi)關(guān)電源產(chǎn)生極大的電磁兼容方面的干擾，本文主要介紹了電源 PCB 設計的要點(diǎn)。

1， 幾個(gè)基本原理：任何導線(xiàn)都是有阻抗的；電流總是自動(dòng)選擇阻抗*小的路徑；輻射強度和電流、 頻率、回路面積有關(guān)；共模干擾和大 dv/dt 信號對地互容有關(guān)；降低 EMI 和增強抗干擾能力的原理是相似的。

2， 布局要按電源、模擬、高速數字及各功能塊進(jìn)行分區。

3， 盡量減小大 di/dt 回路面積，減小大 dv/dt 信號線(xiàn)長(cháng)度（或面積，寬度也不宜太寬，走線(xiàn)面積增大使分布電容增大，一般的做法是：走線(xiàn)的寬度盡量大，但要去掉多余的部分），并盡量走直線(xiàn)，降低其 隱含包圍區域，以減小輻射。

4， 感性串擾主要由大di/dt 環(huán)路（環(huán)形天線(xiàn)），感應強度和互感成正比，所以減小和這些信號的互 感（主要途徑是減小環(huán)路面積、增大距離）比較關(guān)鍵；容性串擾主要由大 dv/dt 信號產(chǎn)生，感應強度和 互容成正比，所有減小和這些信號的互容（主要途徑是減小耦合有效面積、增大距離，互容隨距離的增大 降低較快）比較關(guān)鍵。

5， 盡量利用環(huán)路對消的原則來(lái)布線(xiàn)，進(jìn)一步降低大 di/dt 回路的面積，如圖 1 所示（類(lèi)似雙絞線(xiàn)利 用環(huán)路對消原理提高抗干擾能力，增大傳輸距離）：

6， 降低環(huán)路面積不僅降低了輻射，同時(shí)還降低了環(huán)路電感，使電路性能更佳。

7， 降低環(huán)路面積要求我們**設計各走線(xiàn)的回流路徑。

8， 當多個(gè) PCB 通過(guò)接插件進(jìn)行連接時(shí)，也需要考慮使環(huán)路面積達到*小，尤其是大 di/dt 信號、高 頻信號或敏感信號。*好一個(gè)信號線(xiàn)對應一條地線(xiàn)，兩條線(xiàn)盡量靠近，必要時(shí)可以用雙絞線(xiàn)進(jìn)行連接（雙 絞線(xiàn)每一圈的長(cháng)度對應于噪聲半波長(cháng)的整數倍）。如果大家打開(kāi)電腦機箱，就可以看到主板到前面板 USB 接口就是用雙絞線(xiàn)進(jìn)行連接，可見(jiàn)雙絞線(xiàn)連接對于抗干擾和降低輻射的重要性。

9， 對于數據排線(xiàn)，盡量在排線(xiàn)中多安排一些地線(xiàn)，并使這些地線(xiàn)均勻分布在排線(xiàn)中，這樣可以有效降低 環(huán)路面積。

10， 有些板間連接線(xiàn)雖然是低頻信號，但由于這些低頻信號中含有大量的高頻噪聲（通過(guò)傳導和輻 射），如果沒(méi)有處理好，也很容易將這些噪聲輻射出去。

11， 布線(xiàn)時(shí)首先考慮大電流走線(xiàn)和容易產(chǎn)生輻射的走線(xiàn)。

12， 開(kāi)關(guān)電源通常有 4 個(gè)電流環(huán)：輸入、輸出、開(kāi)關(guān)、續流，（如圖 2 ）。其中輸入、輸出兩個(gè)電 流環(huán)幾乎為直流，幾乎不產(chǎn)生EMI ，但容易受干擾；開(kāi)關(guān)、續流兩個(gè)電流環(huán)有較大的 di/dt ，需要注 意。如果輸入、輸出兩個(gè)電容用多個(gè)電容并聯(lián)使用，需保證每個(gè)電容的布線(xiàn)具有相近的阻抗（長(cháng)度、寬 度），并使阻抗盡量小，以減小串入輸入、輸出端干擾。

13， MOS（ IGBT ）管的柵極驅動(dòng)電路通常也含有較大的 di/dt 。

14， 在大電流、高頻高壓回路內部不要放置小信號回路，如控制、模擬電路，以避免受到干擾。

15， 減小易受干擾（敏感）信號回路面積和走線(xiàn)長(cháng)度，以減小干擾。

16， 小信號走線(xiàn)遠離大 dv/dt 信號線(xiàn)（比如開(kāi)關(guān)管的 C 極或 D 極，緩沖 (snubber) 和鉗位網(wǎng) 絡(luò )），以降低耦合，可在中間鋪地（或電源，總之是常電位信號）進(jìn)一步降低耦合，鋪地和地平面要良好 接觸。小信號走線(xiàn)同時(shí)也要盡量遠離大 di/dt 的信號線(xiàn)，防止感性串擾。小信號走線(xiàn)*好不要走到大 dv/dt 信號的下方。小信號走線(xiàn)背面如果能夠鋪地（同性質(zhì)地），也能降低耦合到的噪聲信號。

17， 比較好的做法是，在這些大 dv/dt 、 di/dt 信號走線(xiàn)（包括開(kāi)關(guān)器件的 C/D 極、開(kāi)關(guān)管散熱 器）的周?chē)捅趁驿伒?，將上下兩層鋪地用過(guò)孔連接，并將此地用低阻抗走線(xiàn)接到公共接地點(diǎn)（通常為開(kāi)關(guān)管的 E/S 極，或取樣電阻）。這樣可以減小輻射 EMI 。要注意，小信號地一定不能接到此屏蔽地 上，否則會(huì )引入較大干擾。大 dv/dt 走線(xiàn)通常會(huì )通過(guò)互容將干擾耦合到散熱器及附近的地，*好將開(kāi)關(guān) 管散熱器接到屏蔽地上，采用表貼開(kāi)關(guān)器件也會(huì )降低互容，從而降低耦合。

18， 易產(chǎn)生干擾的走線(xiàn)*好不要使用過(guò)孔，它會(huì )通過(guò)過(guò)孔干擾過(guò)孔所穿過(guò)的所有層。

19， 屏蔽可以降低輻射 EMI ，但由于增大了對地的電容，會(huì )使傳導 EMI （共模，或非本征差模）有 所增大，不過(guò)只要屏蔽層接地得當，不會(huì )增大很多。實(shí)際設計中可權衡考慮。

20， 要防止共阻抗干擾，采用一點(diǎn)接地，電源從一點(diǎn)引出。 

21， 開(kāi)關(guān)電源通常有三種地：輸入電源大電流地、輸出電源大電流地、小信號控制地，地的連接方法 見(jiàn)如下示意圖：

22， 接地時(shí)首先應先判斷地的性質(zhì)，再進(jìn)行連接。采樣及誤差放大的地通常應當接到輸出電容的負 極，采樣信號通常應從輸出電容的正極取出，小信號控制地和驅動(dòng)地通常要分別接到開(kāi)關(guān)管的 E/S 極或取樣電阻上，防止共阻抗干擾。通常 IC 的控制地和驅動(dòng)地不單獨引出，此時(shí)取樣電阻到上述地的引線(xiàn)阻抗必須盡量小，*大程度減小共阻抗干擾，提高電流采樣的精度。

23， 輸出電壓采樣網(wǎng)絡(luò )*好靠近誤差放大器，而不是靠近輸出端，這是由于低阻抗信號比高阻抗信號 更不容易受到干擾，采樣走線(xiàn)對要盡量相互靠近以減小拾取到的噪聲。

24， 布局注意電感要遠離，并相互垂直，以減小互感，尤其是儲能電感和濾波電感。

25， 布局注意高頻電容和低頻電容并聯(lián)使用時(shí)，高頻電容靠近使用者。

26， 低頻干擾一般為差模（ 1M 以下），高頻干擾一般為共模，通常通過(guò)輻射耦合。

27， 如果高頻信號被耦合到輸入引線(xiàn)，很容易形成 EMI（共模），可在輸入引線(xiàn)接近電源處套一個(gè) 磁環(huán)，如果 EMI 降低就表明存在此問(wèn)題。解決此問(wèn)題的方法是，降低耦合或降低電路的 EMI 。如果高 頻噪聲沒(méi)有被過(guò)濾干凈而傳導到輸入引線(xiàn)，也會(huì )形成 EMI （差模），此時(shí)套磁環(huán)不能解決問(wèn)題，在輸入 引線(xiàn)接近電源處串兩個(gè)高頻電感（對稱(chēng)），如果 EMI 降低就表明存在此問(wèn)題。解決此問(wèn)題的方法是改善 濾波，或采用緩沖、鉗位等手段減小高頻噪聲的產(chǎn)生。

28 ，差模和共模電流的測量：

29， EMI 濾波器要盡量靠近進(jìn)線(xiàn)，進(jìn)線(xiàn)的走線(xiàn)要盡量短，盡量減小 EMI 濾波器前后級的耦合。進(jìn)線(xiàn) *好用機殼地進(jìn)行屏蔽（方法如上所述）。輸出 EMI 濾波器也要作類(lèi)似處理。盡量拉開(kāi)進(jìn)線(xiàn)和高 dv/dt 信號走線(xiàn)的距離，在布局上要加以考慮。