聯(lián)系我們
東莞市眾升儀器有限公司
業(yè)務(wù)部
聯(lián)系人：陳平
聯(lián)系電話(huà)：0769-23131676
傳真號碼：0769-23131096
移動(dòng)電話(huà)：15989633801（微信同號）
Email：ZS1717@163.com
QQ：782352024
地址：東莞市莞城街道東城路莞城段33號405室
公司網(wǎng)址：http://ruituo888.com
文章詳情
高速PCB設計中的串擾分析與控制研究
日期：2024-06-20 14:08
瀏覽次數：170
摘要：中心論題：
1、分析串擾信號產(chǎn)生機理
2、分析串擾的幾個(gè)重要特性
3、說(shuō)明在PCB設計時(shí)如何控制串擾
解決方案：
將串擾控制在可容忍范圍
在電流流向、信號源與邊緣翻轉速率、線(xiàn)間距P與兩線(xiàn)平行長(cháng)度L、地平面等方面控制串擾。
當今飛速發(fā)展的電子設計領(lǐng)域，高速化和小型化已經(jīng)成為一種趨勢，如何在縮小電子系統體積的同時(shí)，保持并提高系統的速度與性能成為擺在設計者面前的一個(gè)重要課題。EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統的設計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設計分析的方方...
中心論題：
1、分析串擾信號產(chǎn)生機理
2、分析串擾的幾個(gè)重要特性
3、說(shuō)明在PCB設計時(shí)如何控制串擾
解決方案：
將串擾控制在可容忍范圍
在電流流向、信號源與邊緣翻轉速率、線(xiàn)間距P與兩線(xiàn)平行長(cháng)度L、地平面等方面控制串擾。
當今飛速發(fā)展的電子設計領(lǐng)域，高速化和小型化已經(jīng)成為一種趨勢，如何在縮小電子系統體積的同時(shí)，保持并提高系統的速度與性能成為擺在設計者面前的一個(gè)重要課題。EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統的設計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設計分析的方方面面：靜態(tài)時(shí)序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線(xiàn)器。同時(shí)還包括信號完整性驗證和Sign-Off，設計空間探測、互聯(lián)規劃、電氣規則約束的互聯(lián)綜合，以及專(zhuān)家系統等技術(shù)方法的提出也為高效率更好地解決信號完整性問(wèn)題提供了可能。這里將討論分析信號完整性問(wèn)題中的信號串擾及其控制的方法。
串擾信號產(chǎn)生的機理：
串擾是指一個(gè)信號在傳輸通道上傳輸時(shí)，因電磁耦合而對相鄰的傳輸線(xiàn)產(chǎn)生不期望的影響，在被 干擾信號表現為被注入了一定的耦合電壓和耦合電流。過(guò)大的串擾可能引起電路的誤觸發(fā)，導致系統無(wú)法正常工作。如圖1的電路，AB之間的門(mén)電路稱(chēng)為干擾源網(wǎng)絡(luò )(Aggressor Line)，CD之間的門(mén)電路稱(chēng)為被 干擾源網(wǎng)絡(luò )(Victim Line)。只要干擾源一改變狀態(tài)，我們就可以觀(guān)察到受害源處的脈沖串擾。
圖1 串擾的干擾源網(wǎng)絡(luò )和被 干擾網(wǎng)絡(luò )
信號在傳輸通道上傳輸對相鄰的傳輸線(xiàn)上引起兩類(lèi)不同的噪聲信號：容性耦合信號與感性耦合信號，如圖2、圖3所示。容性耦合是由于干擾源(Aggressor)上的電壓(Vs)變化在被 干擾對象(Victim)上引起感應電流(i)通過(guò)互容Cm而導致的電磁干擾，而感性耦合則是由于干擾源上的電流(Is)變化產(chǎn)生的磁場(chǎng)在被 干擾對象上引起感應電壓(V)通過(guò)互感(Lm)而導致的電磁干擾。
圖2 電容耦合示意圖
圖3 電感耦合示意圖
串擾的幾個(gè)重要特性分析
a 電流流向對串擾的影響
串擾是具有方向的，其波形是電流方向的函數，這里我們來(lái)看兩種情況下的信號仿真。**種情況是干擾源線(xiàn)網(wǎng)與被 干擾對象線(xiàn)網(wǎng)的電流流向相同，**種情況是干擾源線(xiàn)網(wǎng)與被 干擾對象線(xiàn)網(wǎng)的電流流向相反(即位于B點(diǎn)的為驅動(dòng)源，而位于A(yíng)點(diǎn)的為負載)。AB和CD線(xiàn)網(wǎng)都加入20MHz的信號，表1給出了遠端D點(diǎn)的串擾峰值，串擾的波形仿真結果如圖4所示。
表1 電流流向不同時(shí)的串擾峰值
由仿真結果可知，電流流向為反向時(shí)的遠端串擾峰值(357.6mm)要大于電流流向為同向時(shí)的遠端口串擾峰值(260.5)。同時(shí)由圖4可以看到，當干擾源的電流流向改變后，被 干擾源的串擾極性也改變了。這說(shuō)明串擾的大小和極性與相應干擾源上信號的電流流向有關(guān)的。
(a)電流為同向時(shí)的串擾波形
(b)電流為反向時(shí)的串擾波形
圖4 電流流向對峰值的影響
遠端D點(diǎn)串擾一般大于近端C點(diǎn)串擾，因此在串擾抑制中，D點(diǎn)的遠端串擾通常被作為考察線(xiàn)網(wǎng)峰值串擾電壓大小的重點(diǎn)考慮的因素。
b 信號源頻率與邊緣翻轉速率
干擾源信號頻率越高，被 干擾對象上的串擾幅值越大，我們對圖1中干擾源網(wǎng)絡(luò )AB上的信號頻率f1分別取不同頻率值時(shí)，對被 干擾對象上的串擾進(jìn)行了仿真，仿真結果見(jiàn)表2，信號頻率不同時(shí)的串擾波形見(jiàn)圖5，標記為“1”、“2”箭頭所指的波形頻率分別為“500MHz”、“100MHz”。
表2 干擾源頻率取不同值時(shí)的串擾峰值
由仿真結果可見(jiàn)，被 干擾對象上的串擾電壓與干擾源信號的頻率取值成正比，當干擾源頻率大100MHz時(shí)，必須采取必要的措施來(lái)抑制串擾。同時(shí)，由圖5還可以看出，當干擾源頻率大到500MHz時(shí)的波形，明顯看出被 干擾對象的近端C點(diǎn)的串擾已經(jīng)大于其遠端D點(diǎn)的串擾，這說(shuō)明此時(shí)容性耦合已經(jīng)超過(guò)感性耦合而成為主要的干擾因素，這種情況下不但要處理好遠端串擾，而且需要謹慎處理經(jīng)常容易被忽略的近端串擾。
另外，我們來(lái)分析另一項對串擾影響極大的因素，它就是信號的邊緣翻轉速率，在數字電路中，除了信號頻率對串擾有較大影響外，信號的邊緣翻轉速率(上升沿和下降沿)對串擾的影響更大，邊沿變化越快，串擾越大。由于在現代高速數字電路的設計中，具有較大的邊緣翻轉速率的器件的應用越來(lái)越廣泛，因此對于這類(lèi)器件，即使其信號頻率不高，在布線(xiàn)時(shí)也應認真對待以防止過(guò)大的串擾產(chǎn)生。
(a)被 干擾對象的還端串擾波形
(b)被 干擾對象的遠端串擾波形
圖5 信號頻率不同時(shí)的串擾波形
(a)被 干擾對象的近端串擾波形
(b)被 干擾對象的遠端串擾波形
圖6 為兩線(xiàn)間距P和平行長(cháng)度L取不同值時(shí)串擾波形
c 線(xiàn)間距P與兩線(xiàn)平行長(cháng)度L對串擾大小的影響
對于圖1所示的兩線(xiàn)系統，我們進(jìn)行了三種情況的仿真(線(xiàn)網(wǎng)AB上的信號頻率均為100MHz)仿真結果見(jiàn)表3，及圖6.：**種情況是在兩線(xiàn)間距和平行長(cháng)度不變的條件下，探測被 干擾對象的串擾(標記“1”)；**種情況是在兩線(xiàn)平行長(cháng)度不變的前提下，將兩線(xiàn)間距增加到10mils，然后探測被 干擾對象的串擾標記“2”；第三種情況是在兩線(xiàn)間距不變的條件下，將兩線(xiàn)的平行長(cháng)度增加到2.6inches標記“3”，然后探測被 干擾對象的串擾。由仿真結果可見(jiàn)，當兩線(xiàn)的間距拉大時(shí)(P由5mils變?yōu)?0mils)，串擾明顯地減小了，而當兩線(xiàn)的平行長(cháng)度加長(cháng)時(shí)(L由1.3inches變?yōu)?.6inches)，串擾顯著(zhù)增大了。
由此可知，串擾電壓的大小與兩線(xiàn)的間距成反比，而與兩線(xiàn)的平行長(cháng)度成正比，但卻不是完全的倍數關(guān)系。當布線(xiàn)空間較小或布線(xiàn)密度較大時(shí)，在實(shí)際高速電路中進(jìn)行布線(xiàn)時(shí)，為防止高頻信號線(xiàn)對與其相鄰的信號線(xiàn)的串擾可能會(huì )導致門(mén)級的誤觸發(fā)，在布線(xiàn)資源允許的條件下，應近可能地拉開(kāi)線(xiàn)間距(差分線(xiàn)除外)并減小兩根或多根信號線(xiàn)的平行長(cháng)度，必要時(shí)可采用固定*大平行長(cháng)度推擠的布線(xiàn)方式(也稱(chēng)jog式走線(xiàn))，這樣既可以節省緊張的布線(xiàn)資源，又可以有效地抑制串擾，走線(xiàn)示意圖如圖7所示。
圖7 jog式走線(xiàn)
表3 兩線(xiàn)間距P和平行長(cháng)度L取不同值時(shí)的串擾峰值
d 地平面對串擾的影響
多層PCB板一般都包括若干個(gè)信號層和若干個(gè)電源層，多個(gè)信號層和電源層是通過(guò)疊放順序來(lái)構成標準的微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)。與微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)相鄰的一般都有一個(gè)電源平面，相應信號層與電源層之間是用電介質(zhì)填充的。這個(gè)電介質(zhì)層的厚度是影響傳輸線(xiàn)特性阻抗的重要因素，當它變厚時(shí)，傳輸線(xiàn)特性阻抗變大，當它變薄時(shí)，傳輸線(xiàn)特性阻抗變小。
傳輸線(xiàn)與地平面之間的電介質(zhì)層的厚度對串擾的影響很大，對于同一布線(xiàn)結構，當電介質(zhì)層的厚度增大一倍時(shí)，串擾明顯加大。同時(shí)，對于同樣的電介質(zhì)層厚度，帶狀傳輸線(xiàn)的串擾要小于微帶傳輸線(xiàn)的串擾，由此可知，地平面對不同結構的傳輸線(xiàn)的影響也是不同的。因此在高速PCB布線(xiàn)時(shí)，使用帶狀傳輸線(xiàn)比使用微帶傳獲得更好的串擾抑制效果。
串擾的控制
要消除串擾是不可能的，我們只能將串擾控制在可以容忍的范圍內。因此我們在進(jìn)行PCB設計時(shí)可以采取下列辦法：
①如果布線(xiàn)空間允許的話(huà)，增加線(xiàn)與線(xiàn)之間的間距；②計疊層時(shí)，在滿(mǎn)足阻抗要求的條件下，減少信號層與地層之間的高度；③把關(guān)鍵的高速信號設計成差分線(xiàn)對，如高速系統時(shí)鐘；④如果兩個(gè)信號層是鄰近的，布線(xiàn)時(shí)按正交方向進(jìn)行布線(xiàn)，以減少層與層之間的耦合；⑤將高速信號線(xiàn)設計成帶狀線(xiàn)或嵌入式微帶線(xiàn)；⑥走線(xiàn)時(shí)，減少并行線(xiàn)長(cháng)度，可以以jog方式布線(xiàn)；⑦在滿(mǎn)足系統設計要求的情況下，盡量使用低速器件。
1、分析串擾信號產(chǎn)生機理
2、分析串擾的幾個(gè)重要特性
3、說(shuō)明在PCB設計時(shí)如何控制串擾
解決方案：
將串擾控制在可容忍范圍
在電流流向、信號源與邊緣翻轉速率、線(xiàn)間距P與兩線(xiàn)平行長(cháng)度L、地平面等方面控制串擾。
當今飛速發(fā)展的電子設計領(lǐng)域，高速化和小型化已經(jīng)成為一種趨勢，如何在縮小電子系統體積的同時(shí)，保持并提高系統的速度與性能成為擺在設計者面前的一個(gè)重要課題。EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統的設計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設計分析的方方面面：靜態(tài)時(shí)序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線(xiàn)器。同時(shí)還包括信號完整性驗證和Sign-Off，設計空間探測、互聯(lián)規劃、電氣規則約束的互聯(lián)綜合，以及專(zhuān)家系統等技術(shù)方法的提出也為高效率更好地解決信號完整性問(wèn)題提供了可能。這里將討論分析信號完整性問(wèn)題中的信號串擾及其控制的方法。
串擾信號產(chǎn)生的機理：
串擾是指一個(gè)信號在傳輸通道上傳輸時(shí)，因電磁耦合而對相鄰的傳輸線(xiàn)產(chǎn)生不期望的影響，在被 干擾信號表現為被注入了一定的耦合電壓和耦合電流。過(guò)大的串擾可能引起電路的誤觸發(fā)，導致系統無(wú)法正常工作。如圖1的電路，AB之間的門(mén)電路稱(chēng)為干擾源網(wǎng)絡(luò )(Aggressor Line)，CD之間的門(mén)電路稱(chēng)為被 干擾源網(wǎng)絡(luò )(Victim Line)。只要干擾源一改變狀態(tài)，我們就可以觀(guān)察到受害源處的脈沖串擾。
圖1 串擾的干擾源網(wǎng)絡(luò )和被 干擾網(wǎng)絡(luò )
信號在傳輸通道上傳輸對相鄰的傳輸線(xiàn)上引起兩類(lèi)不同的噪聲信號：容性耦合信號與感性耦合信號，如圖2、圖3所示。容性耦合是由于干擾源(Aggressor)上的電壓(Vs)變化在被 干擾對象(Victim)上引起感應電流(i)通過(guò)互容Cm而導致的電磁干擾，而感性耦合則是由于干擾源上的電流(Is)變化產(chǎn)生的磁場(chǎng)在被 干擾對象上引起感應電壓(V)通過(guò)互感(Lm)而導致的電磁干擾。
圖2 電容耦合示意圖
圖3 電感耦合示意圖
串擾的幾個(gè)重要特性分析
a 電流流向對串擾的影響
串擾是具有方向的，其波形是電流方向的函數，這里我們來(lái)看兩種情況下的信號仿真。**種情況是干擾源線(xiàn)網(wǎng)與被 干擾對象線(xiàn)網(wǎng)的電流流向相同，**種情況是干擾源線(xiàn)網(wǎng)與被 干擾對象線(xiàn)網(wǎng)的電流流向相反(即位于B點(diǎn)的為驅動(dòng)源，而位于A(yíng)點(diǎn)的為負載)。AB和CD線(xiàn)網(wǎng)都加入20MHz的信號，表1給出了遠端D點(diǎn)的串擾峰值，串擾的波形仿真結果如圖4所示。
表1 電流流向不同時(shí)的串擾峰值
由仿真結果可知，電流流向為反向時(shí)的遠端串擾峰值(357.6mm)要大于電流流向為同向時(shí)的遠端口串擾峰值(260.5)。同時(shí)由圖4可以看到，當干擾源的電流流向改變后，被 干擾源的串擾極性也改變了。這說(shuō)明串擾的大小和極性與相應干擾源上信號的電流流向有關(guān)的。
(a)電流為同向時(shí)的串擾波形
(b)電流為反向時(shí)的串擾波形
圖4 電流流向對峰值的影響
遠端D點(diǎn)串擾一般大于近端C點(diǎn)串擾，因此在串擾抑制中，D點(diǎn)的遠端串擾通常被作為考察線(xiàn)網(wǎng)峰值串擾電壓大小的重點(diǎn)考慮的因素。
b 信號源頻率與邊緣翻轉速率
干擾源信號頻率越高，被 干擾對象上的串擾幅值越大，我們對圖1中干擾源網(wǎng)絡(luò )AB上的信號頻率f1分別取不同頻率值時(shí)，對被 干擾對象上的串擾進(jìn)行了仿真，仿真結果見(jiàn)表2，信號頻率不同時(shí)的串擾波形見(jiàn)圖5，標記為“1”、“2”箭頭所指的波形頻率分別為“500MHz”、“100MHz”。
表2 干擾源頻率取不同值時(shí)的串擾峰值
由仿真結果可見(jiàn)，被 干擾對象上的串擾電壓與干擾源信號的頻率取值成正比，當干擾源頻率大100MHz時(shí)，必須采取必要的措施來(lái)抑制串擾。同時(shí)，由圖5還可以看出，當干擾源頻率大到500MHz時(shí)的波形，明顯看出被 干擾對象的近端C點(diǎn)的串擾已經(jīng)大于其遠端D點(diǎn)的串擾，這說(shuō)明此時(shí)容性耦合已經(jīng)超過(guò)感性耦合而成為主要的干擾因素，這種情況下不但要處理好遠端串擾，而且需要謹慎處理經(jīng)常容易被忽略的近端串擾。
另外，我們來(lái)分析另一項對串擾影響極大的因素，它就是信號的邊緣翻轉速率，在數字電路中，除了信號頻率對串擾有較大影響外，信號的邊緣翻轉速率(上升沿和下降沿)對串擾的影響更大，邊沿變化越快，串擾越大。由于在現代高速數字電路的設計中，具有較大的邊緣翻轉速率的器件的應用越來(lái)越廣泛，因此對于這類(lèi)器件，即使其信號頻率不高，在布線(xiàn)時(shí)也應認真對待以防止過(guò)大的串擾產(chǎn)生。
(a)被 干擾對象的還端串擾波形
(b)被 干擾對象的遠端串擾波形
圖5 信號頻率不同時(shí)的串擾波形
(a)被 干擾對象的近端串擾波形
(b)被 干擾對象的遠端串擾波形
圖6 為兩線(xiàn)間距P和平行長(cháng)度L取不同值時(shí)串擾波形
c 線(xiàn)間距P與兩線(xiàn)平行長(cháng)度L對串擾大小的影響
對于圖1所示的兩線(xiàn)系統，我們進(jìn)行了三種情況的仿真(線(xiàn)網(wǎng)AB上的信號頻率均為100MHz)仿真結果見(jiàn)表3，及圖6.：**種情況是在兩線(xiàn)間距和平行長(cháng)度不變的條件下，探測被 干擾對象的串擾(標記“1”)；**種情況是在兩線(xiàn)平行長(cháng)度不變的前提下，將兩線(xiàn)間距增加到10mils，然后探測被 干擾對象的串擾標記“2”；第三種情況是在兩線(xiàn)間距不變的條件下，將兩線(xiàn)的平行長(cháng)度增加到2.6inches標記“3”，然后探測被 干擾對象的串擾。由仿真結果可見(jiàn)，當兩線(xiàn)的間距拉大時(shí)(P由5mils變?yōu)?0mils)，串擾明顯地減小了，而當兩線(xiàn)的平行長(cháng)度加長(cháng)時(shí)(L由1.3inches變?yōu)?.6inches)，串擾顯著(zhù)增大了。
由此可知，串擾電壓的大小與兩線(xiàn)的間距成反比，而與兩線(xiàn)的平行長(cháng)度成正比，但卻不是完全的倍數關(guān)系。當布線(xiàn)空間較小或布線(xiàn)密度較大時(shí)，在實(shí)際高速電路中進(jìn)行布線(xiàn)時(shí)，為防止高頻信號線(xiàn)對與其相鄰的信號線(xiàn)的串擾可能會(huì )導致門(mén)級的誤觸發(fā)，在布線(xiàn)資源允許的條件下，應近可能地拉開(kāi)線(xiàn)間距(差分線(xiàn)除外)并減小兩根或多根信號線(xiàn)的平行長(cháng)度，必要時(shí)可采用固定*大平行長(cháng)度推擠的布線(xiàn)方式(也稱(chēng)jog式走線(xiàn))，這樣既可以節省緊張的布線(xiàn)資源，又可以有效地抑制串擾，走線(xiàn)示意圖如圖7所示。
圖7 jog式走線(xiàn)
表3 兩線(xiàn)間距P和平行長(cháng)度L取不同值時(shí)的串擾峰值
d 地平面對串擾的影響
多層PCB板一般都包括若干個(gè)信號層和若干個(gè)電源層，多個(gè)信號層和電源層是通過(guò)疊放順序來(lái)構成標準的微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)。與微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)相鄰的一般都有一個(gè)電源平面，相應信號層與電源層之間是用電介質(zhì)填充的。這個(gè)電介質(zhì)層的厚度是影響傳輸線(xiàn)特性阻抗的重要因素，當它變厚時(shí)，傳輸線(xiàn)特性阻抗變大，當它變薄時(shí)，傳輸線(xiàn)特性阻抗變小。
傳輸線(xiàn)與地平面之間的電介質(zhì)層的厚度對串擾的影響很大，對于同一布線(xiàn)結構，當電介質(zhì)層的厚度增大一倍時(shí)，串擾明顯加大。同時(shí)，對于同樣的電介質(zhì)層厚度，帶狀傳輸線(xiàn)的串擾要小于微帶傳輸線(xiàn)的串擾，由此可知，地平面對不同結構的傳輸線(xiàn)的影響也是不同的。因此在高速PCB布線(xiàn)時(shí)，使用帶狀傳輸線(xiàn)比使用微帶傳獲得更好的串擾抑制效果。
串擾的控制
要消除串擾是不可能的，我們只能將串擾控制在可以容忍的范圍內。因此我們在進(jìn)行PCB設計時(shí)可以采取下列辦法：
①如果布線(xiàn)空間允許的話(huà)，增加線(xiàn)與線(xiàn)之間的間距；②計疊層時(shí)，在滿(mǎn)足阻抗要求的條件下，減少信號層與地層之間的高度；③把關(guān)鍵的高速信號設計成差分線(xiàn)對，如高速系統時(shí)鐘；④如果兩個(gè)信號層是鄰近的，布線(xiàn)時(shí)按正交方向進(jìn)行布線(xiàn)，以減少層與層之間的耦合；⑤將高速信號線(xiàn)設計成帶狀線(xiàn)或嵌入式微帶線(xiàn)；⑥走線(xiàn)時(shí)，減少并行線(xiàn)長(cháng)度，可以以jog方式布線(xiàn)；⑦在滿(mǎn)足系統設計要求的情況下，盡量使用低速器件。
