工程師EMC應用設計秘籍（三）

三、PCB設計中的EMC概念

        在pcb layout中EMC占有相當的地位，一個(gè)好的pcb設計工程師應該掌握足夠的EMC的知識。產(chǎn)品必須要經(jīng)過(guò)3C, FCC, CE認證這也是早被人們所孰知。電磁兼容EMC(Electromagnetic compatibility), 對于設備或系統的性能指標來(lái)說(shuō)， 直譯為“電磁兼容性”，但作為一門(mén)學(xué)科來(lái)說(shuō)， 應該譯為“電磁兼容”。

        國家標準GB/T4365-1995《電磁兼容術(shù)語(yǔ)》對電磁兼容所下的定義為“設備或系統在其電磁環(huán)境中能正常工作且不對該環(huán)境中任何事物構成不能承受的電磁騷擾的能力?！?/span>

該標準等同采用IEC60050(161)。

        電磁兼容是研究在有限的空間、有限的時(shí)間、有限的頻譜資源條件下，各種用電設備(分系統、系統;廣義的還包括生物體)可以共存并不致引起降級的一門(mén)科學(xué)。

EMC: Electromagnetic Compatibility

電磁兼容

EMI: Electromagnetic Emission

電磁發(fā)射

EMS: Electromagnetic Susceptibility

電磁敏感度

CE: Conducted Emission

傳導發(fā)射

RE: Radiated Emission

輻射發(fā)射

CS: Conducted Susceptibility

傳導敏感度

RS: Radiated Susceptibility

輻射敏感度

五、電磁兼容EMC工程師必須具備技能

         產(chǎn)品EMC的認證關(guān)系到產(chǎn)品的出貨，對于一個(gè)產(chǎn)品來(lái)說(shuō)是相當重要的。EMC工程師需要具備那些技能?從企業(yè)產(chǎn)品需要進(jìn)行設計、整改認證的過(guò)程看，EMC工程師必須具備以下技能：

1、EMC的基本測試項目以及測試過(guò)程掌握，具體點(diǎn)就是要對FCC，CE這些標準熟，對于認證結構的流程熟;

2、產(chǎn)品對應EMC的標準掌握，不論國標，還是國際標準都要熟;

3、產(chǎn)品的EMC整改定位思路掌握，要熟悉一些分析方法和分析手段，要對常見(jiàn)的pcb layout軟件進(jìn)行必要的操作;

4、產(chǎn)品的各種認證流程掌握，要有一些認證的資源，比如到那里進(jìn)行認證;

5、產(chǎn)品的硬件知識，對電路(主控、接口)了解，對容易產(chǎn)生EMI的信號的處理措施;

6、EMC設計整改元器件(電容、磁珠、濾波器、電感、瞬態(tài)抑制器件等)使用掌握，比如有時(shí)需要ESR,ESL小的電容;

7、產(chǎn)品結構屏蔽設計技能掌握，熟悉一些屏蔽材料。

六、EMC電路設計要點(diǎn)

        在考慮EMI控制時(shí)，設計工程師及PCB板級設計工程師首先應該考慮IC芯片的選擇。集成電路的某些特征如封裝類(lèi)型、偏置電壓和芯片的：工藝技術(shù)(例如CMoS、ECI、刀1)等都對電磁干擾有很大的影響。

1.集成電路EMl來(lái)源

        PCB中集成電路EMI的來(lái)源主要有：數字集成電路從邏輯高到邏輯低之間轉換或者從邏輯低到邏輯高之間轉換過(guò)程中，輸出端產(chǎn)生的方波信號頻率導致的EMl

2 信號電壓和信號電流電場(chǎng)和磁場(chǎng)芯片自身的電容和電感等。集成電路芯片輸出端產(chǎn)生的方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構成工程師所關(guān)心的EMI頻率成分。*高EMI頻率也稱(chēng)為EMI發(fā)射帶寬，它是信號上升時(shí)間(而不是信號頻率)的函數。

計算EMI發(fā)射帶寬的公式為： f=0.35/Tr

       式中，廠(chǎng)是頻率，單位是GHz;7r是信號上升時(shí)間或者下降時(shí)間，單位為ns。

       從、L：述么：式中可以看出，如果電路的開(kāi)關(guān)頻率為50MHz，而采用的集成電路芯片的上升時(shí)間是1ns，那么該電路的*高EMI發(fā)射頻率將達到350MHz，遠遠大于該電路的開(kāi)關(guān)頻率。而如果匯的—上升時(shí)間為5肋Fs，那么該電路的*高EMI發(fā)射頻率將高達700MHz。

       電路中的每一個(gè)電壓值都對應一定的電流，同樣每一個(gè)電流都存在對應的電壓。當IC的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時(shí)，這些信號電壓和信號電流就會(huì )產(chǎn)生電場(chǎng)和磁場(chǎng)，而這些電場(chǎng)和磁場(chǎng)的*高頻率就是發(fā)射帶寬。電場(chǎng)和磁場(chǎng)的強度以及對外輻射的百分比，不僅是信號上升時(shí)間的函數，同時(shí)也取決于對信號源到負載點(diǎn)之間信號通道上電容和電感的控制的好壞，因此，信號源位于PCB板的匯內部，而負載位于其他的IC內部，這些IC可能在PCB上，也可能不在該PCB上。為了有效地控制EMI，不僅需要關(guān)注匯;芭片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。

         當信號電壓與信號回路之間的鍋合不緊密時(shí)，電路的電容就會(huì )減小，因而對電場(chǎng)的抑制作用就會(huì )減弱，從而使EMI增大;電路中的電流也存在同樣的情況，如果電流同返回路徑之間鍋合不;佳，勢必加大回路上的電感，從而增強了磁場(chǎng)，*終導致EMI增加。這充分說(shuō)明，對電場(chǎng)控制不佳通常也會(huì )導致磁場(chǎng)抑制不佳。用來(lái)控制電路板中電磁場(chǎng)的措施與用來(lái)抑制IC封裝中電磁場(chǎng)的措施大體相似。正如同PCB設計的情況，IC封裝設計將極大地影響EMI。

         電路中相當一部分電磁輻射是由電源總線(xiàn)中的電壓瞬變造成的。當匯的輸出級發(fā)：跳變并驅動(dòng)相連的PCB線(xiàn)為邏輯“高”時(shí)，匯芯片將從電源中吸納電流，提供輸出級月需的能量。對于IC不斷轉換所產(chǎn)生的超高頻電流而言，電源總線(xiàn)姑子PCB上的去輥網(wǎng)絡(luò )止于匯的輸出級。如果輸出級的信號上升時(shí)間為1.0ns，那么IC要在1.0ns這么短的時(shí)P內從電源上吸納足夠的電流來(lái)驅動(dòng)PCB上的傳輸線(xiàn)。電源總線(xiàn)上電壓的瞬變取決于電源j線(xiàn)路徑上的申。感、吸納的電流以及電流的傳輸時(shí)間。電壓的瞬變由下面的公式所定義：

        式中，L是電流傳輸路徑上電感的值;dj表示信號上升時(shí)間間隔內電流的變化;dz表示d流的傳輸時(shí)間(信號的上升時(shí)間)的變化。

         由于IC管腳以及內部電路都是電源總線(xiàn)的一部分，而且吸納電流和輸出信號的上于時(shí)間也在一定程度上取決于匯的工藝技術(shù)，因此選擇合適的匯就可以在很大程度上控偉上述公式中提到的三個(gè)要素。

封裝特征在電磁干擾控制中的作用

       IC封裝通常包括硅基芯片、一個(gè)小型的內部PCB以及焊盤(pán)。硅基芯片安裝在小型64PCB上，通過(guò)綁定線(xiàn)實(shí)現硅基芯片與焊盤(pán)之間的連接，在某些封裝中也可以實(shí)現直接連接小型PCB實(shí)現硅基芯片上的信號和電源與匯封裝上的對應管腳之間的連接，這樣就實(shí)到了硅基芯片上信號和電源節點(diǎn)的對外延伸。因此，該匯的電源和信號的傳輸路徑包括餡基芯片、與小型PCB之間的連線(xiàn)、PCB走線(xiàn)以及匯封裝的輸入和輸出管腳。對電容和宅感(對應于電場(chǎng)和磁場(chǎng))控制的好壞在很大程度上取決于整個(gè)傳輸路徑設計的好壞，某些設計特征將直接影響整個(gè)IC芯片封裝的電容和電感。

          先看硅基芯片與內部小電路板之間的連接方式。許多的匯芯片都采用綁定線(xiàn)來(lái)實(shí)頸硅基芯片與內部小電路板之間的連接，這是一種在硅基芯片與內部小電路板之間的極細6t電線(xiàn)。這種技術(shù)之所以應用廣泛是因為硅基芯片和內部小電路板的熱脹系數(CU)相近‘芯片本身是一種硅基器件，其熱脹系數與典型的PCB材料(如環(huán)氧樹(shù)脂)的熱脹系數有相大的差別。如：果硅基芯片的電氣連接點(diǎn)直接安裝在內部小PCB上的話(huà)，那么在一段相對較短的時(shí)間之后，IC封裝內部溫度的變化導致熱脹冷縮，這種方式的連接就會(huì )因為斷裂而失效。綁定線(xiàn)是一種適應這種特殊環(huán)境的引線(xiàn)方式，它可以承受較大負荷的彎曲變形而不容易斷裂。

        采用綁定線(xiàn)的問(wèn)題在于，每一個(gè)信號或者電源線(xiàn)的電流環(huán)路面積的增加將導致電感值升高。獲得較低電感值的優(yōu)良設計就是實(shí)現硅基芯片與內部PCB之間的直接連接，也就是說(shuō)硅基芯片的連接點(diǎn)直接聯(lián)結在PCB的焊盤(pán)上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應該具有極低的熱膨脹系數。而選擇這種材料將導致匯芯片整體成本的增加，因而采用這種工藝技術(shù)的芯片并不常見(jiàn)，但是只要這種將硅基芯片與載體PCB直接連接的IC存在：并且在設計方案中可行，那么采用這樣的IC器件就是較好的選擇。

       一般來(lái)說(shuō)，在匯封裝設計中，降低電感并且增大信號與對應回路之間或者電源與地之間電容是選擇集成電路芯片過(guò)程的首要考慮因素。舉例來(lái)說(shuō)，小間距的表面貼裝與大間距的表面貼裝：工藝相比，應該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的匯芯片，而這兩種類(lèi)型的表面貼裝工藝封裝的IC芯片都優(yōu)于過(guò)孔引線(xiàn)類(lèi)型的封裝。BGA封裝的匯芯片同任何常用的封裝類(lèi)型相比具有*低的引線(xiàn)電感。從電容和電感控制的角度來(lái)看，小型的封裝和更細的間距通?？偸谴硇阅艿奶岣?。

      引線(xiàn)結構設計的一個(gè)重要特征是管腳的分配。由于電感和電容值的大小都取決于信號或者是電源與返回路徑之間的接近程度，因此要考慮足夠多的返回路徑。

      電源管腳和地管腳應該成對分配，每一個(gè)電源管腳都應該有對應的地管腳相鄰分布，而且在這種引線(xiàn)結構中應該分配多個(gè)電源管腳和地管腳對。這兩方面的特征都將極大地降低電源和地之間的環(huán)路電感，有助于減少電源總線(xiàn)上的電壓瞬變，從而降低EAdI。由于習慣上的原因，現在市場(chǎng)上的許多匯芯片并沒(méi)有完全遵循上述設計規則，但IC設計和生產(chǎn)廠(chǎng)商都深刻理解這種設計方法的優(yōu)點(diǎn)，因而在新的IC芯片設計和發(fā)布時(shí)IC廠(chǎng)商更關(guān)注電源的連接。

       理想情況下，需要為每一個(gè)信號管腳都分配一個(gè)相鄰的信號返回管腳(如地管腳)。實(shí)際情況并非如此，眾多的IC廠(chǎng)商是采用其他折中方法。在BGA封裝中，一種行之有效的設計方法是在每組八個(gè)信號管腳的中心設置一個(gè)信號的返回管腳，在這種管腳排列方式下，每一個(gè)信號與信號返回路徑之間僅相差一個(gè)管腳的距離。而對于四方扁平封裝(QFP)或者其他鷗翼(gullw切g(shù))型封裝形式的IC來(lái)說(shuō)，在信號組的中心放置一個(gè)信號的返回路徑是不現實(shí)的，即便這樣也必須保證每隔4到6個(gè)管腳就放置一個(gè)信號返回管腳。需要注意的是，不同的匯工藝技術(shù)可能采用不同的信號返回電壓。有的IC使用地管腳(如TIL器件)作為信號的返回路徑，而有的IC則使用電源管腳(如絕大多數的ECI‘器件)作為信號的返回路徑，也有的IC同時(shí)使用電源管腳和地管腳(比如大多數的CMoS器件)作為信號的返回路徑。因此設計工程師必須熟悉設計中使用的IC芯片邏輯系列，了解它們的相關(guān)工作情況。

       IC芯片中電源和地管腳的合理分布不僅能夠降低EMI，而且可以極大地改善地彈反射(ground boltnce)效果。當驅動(dòng)傳輸線(xiàn)的器件試圖將傳輸線(xiàn)下拉到邏輯低時(shí)，地彈反射卻仍然維持該傳輸線(xiàn)在邏輯低閉值電平之上，地彈反射可能導致電路的失效或者出現故障。

      IC封裝中另一個(gè)需要關(guān)注的重要問(wèn)題是芯片內部的PCB設計，內部PCB通常也是IC封裝中*大的組成部分，在內部PCB設計時(shí)如果能夠實(shí)現電容和電感的嚴格控制，將極大地改善系統的整體EMI性能。如果這是一個(gè)兩層的PCB板，至少要求PCB板的一面為連續的地平面層，PCB板的另一面是電源和信號的布線(xiàn)層。更理想的情況是四層的PCB板，中間的兩層分別是電源和地平面層，外面的兩層作為信號的布線(xiàn)層。由于匯封裝內部的PCB通常都非常薄，四層板結構的設計將引出兩個(gè)高電容、低電感的布線(xiàn)層，它特別適合于電源分配以及需要嚴格控制的進(jìn)出該封裝的輸入輸出信號。低阻抗的平面層可以極大地降低電源總線(xiàn)亡的電壓瞬變，從而極大地改善EMI性能。