EMI/EMC設計經(jīng)典70問(wèn)答(二）

17、請說(shuō)明一下什么時(shí)候用分割底層來(lái)減少干擾，什么時(shí)候用地層分區來(lái)減少干擾。
答：分割底層，我還沒(méi)聽(tīng)說(shuō)過(guò)，什么意思？是否能舉個(gè)例子。 地層分割，主要是為了提??擾源和**擾體之間的隔離度，如數模之間的隔離。當然分割也會(huì )帶來(lái)諸如跨分割等信號完整性問(wèn)題，利用ansoft的SIwave可以方便的檢查任意點(diǎn)之間的隔離度。當然提高隔離度，還有其它辦法，分層、去耦、單點(diǎn)連接、都是辦法，具體應用的效果可以用軟件仿真。
18、電容跨接兩個(gè)不同的電源銅箔分區用作高頻信號的回流路徑，眾所周知電容隔直流通交流，頻率越高電流越流暢，我的疑惑是現今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的，那么如前所述電容通過(guò)的是什么呢?"交流的信號"嗎?
答1：這個(gè)問(wèn)題很有點(diǎn)玄妙，沒(méi)見(jiàn)過(guò)很服人的解釋。對于交流，理想的是，電源和地“短路”，然而實(shí)際上其間的阻抗不可能真的是0 。你說(shuō)的電容，容量不能太大，以體現出“低頻一點(diǎn)接地，搞頻多點(diǎn)接地”這一原則。這大概就是該電容的存在價(jià)值。經(jīng)常遇到這樣的情況：2個(gè)各自帶有電源的部件連接后，產(chǎn)生了莫名其妙的干擾，用個(gè)瓷片電容跨在2個(gè)電源間，干擾就沒(méi)了。
答2：該電容是用來(lái)做穩壓和EMI用的，通過(guò)的是交流信號?！艾F今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的”的確如此，不過(guò)別忘了，數字電路本身就會(huì )產(chǎn)生交流信號而對電源造成干擾，當大量的開(kāi)關(guān)管同時(shí)作用時(shí)，對電源造成的波動(dòng)是非常大的。不過(guò)在實(shí)際中，這種電容主要是起到輔助的作用，用來(lái)提高系統的性能，其它地方設計的好的話(huà)，完全可以不要。
答3：交流即是變化的。對于所謂的直流電平，比如電源來(lái)說(shuō)，由于布線(xiàn)存在阻抗，當他的負載發(fā)生變化，對電源的需求就會(huì )變化，或大或小。這種情況下，“串聯(lián)”的布線(xiàn)阻抗就會(huì )產(chǎn)生或大或小的壓降。于是，直流電源上就有了交流的信號。這個(gè)信號的頻率與負責變化的頻率有關(guān)。電容的作用在于，就近存儲一定的電荷能量，讓這種變化所需要的能量可以直接從電容處獲得。近似地，電容（這時(shí)可以看成電源啦）和負載之間好像就有了一條交流回路。電容起到交流回路的作用，大致就是這樣的吧……
19、公司新做了一款手機，在做3C認證時(shí)有一項輻射指標沒(méi)過(guò)，頻率為50-60M，超過(guò)了5dB，應該是充電器引起的，就加了幾個(gè)電容，其它的沒(méi)有，電容有1uF，100uF的。請問(wèn)有沒(méi)有什么好的解決方案（不改充電器只更改手機電路）。在手機板的充電器的輸入端加電容能解決嗎？
答1：電容大的加大，小的改小，串個(gè)BIT，不過(guò)是電池導致的可能性不是很大。
答2：你將變頻電感的外殼進(jìn)行對地短接和屏蔽試試。
20、PCB設計如何避免高頻干擾？
答：避免高頻干擾的基本思路是盡量降低高頻信號電磁場(chǎng)的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。
21、PCB設計中如何解決高速布線(xiàn)與EMI的沖突？
答：因EMI所加的電阻電容或ferrite bead， 不能造成信號的一些電氣特性不符合規范。 所以， *好先用安排走線(xiàn)和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題， 如高速信號走內層。 *后才用電阻電容或ferrite bead的方式， 以降低對信號的傷害。
22、若干PCB組成系統，各板之間的地線(xiàn)應如何連接？
答：各個(gè)PCB板子相互連接之間的信號或電源在動(dòng)作時(shí)，例如A板子有電源或信號送到B板子，一定會(huì )有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會(huì )找阻抗*小的地方流回去。所以，在各個(gè)不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調整地層或地線(xiàn)的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對其它較敏感信號的影響。
23、PCB設計中差分信號線(xiàn)中間可否加地線(xiàn)？
答：差分信號中間一般是不能加地線(xiàn)。因為差分信號的應用原理*重要的一點(diǎn)便是利用差分信號間相互耦合(coupling)所帶來(lái)的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線(xiàn)，便會(huì )破壞耦合效應。
24、適當選擇PCB與外殼接地的點(diǎn)的原則是什么？
答：選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。
25、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線(xiàn)密度，但是這樣有可能導致走線(xiàn)的相互干擾增強，同時(shí)走線(xiàn)過(guò)細也使阻抗無(wú)法降低，請介紹在高速（>100MHz）高密度PCB設計中的技巧？
答：在設計高速高密度PCB時(shí)，串擾(crosstalk interference)確實(shí)是要特別注意的，因為它對時(shí)序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：
1.控制走線(xiàn)特性阻抗的連續與匹配。
2.走線(xiàn)間距的大小。一般?？吹降拈g距為兩倍線(xiàn)寬?？梢酝高^(guò)仿真來(lái)知道走線(xiàn)間距對時(shí)序及信號完整性的影響，找出可容忍的*小間距。不同芯片信號的結果可能不同。
3.選擇適當的端接方式。
4.避免上下相鄰兩層的走線(xiàn)方向相同，甚至有走線(xiàn)正好上下重迭在一起，因為這種串擾比同層相鄰走線(xiàn)的情形還大。
5.利用盲埋孔(blind/buried via)來(lái)增加走線(xiàn)面積。但是PCB板的制作成本會(huì )增加。 在實(shí)際執行時(shí)確實(shí)很難達到完全平行與等長(cháng)，不過(guò)還是要盡量做到。
除此以外，可以預留差分端接和共模端接，以緩和對時(shí)序與信號完整性的影響。


26、PCB設計中模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差？
答： LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì )耗能，效率較差，且要注意所選電阻能承受的功率。
27、PCB設計中濾波時(shí)選用電感，電容值的方法是什么？
答：電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應能力。如果LC的輸出端會(huì )有機會(huì )需要瞬間輸出大電流，則電感值太大會(huì )阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì )較大。而電容的ESR/ESL也會(huì )有影響。 另外，如果這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。
28、EMI的問(wèn)題和信號完整性的問(wèn)題，是相互關(guān)聯(lián)的，如何在定義標準的過(guò)程中，平衡兩者?
答：信號完整性和EMC還處于草案中不便于公開(kāi)，至信號完整性和EMI兩者如何平衡，這不是測試規范的事，如果要達到二者平衡，*好是降低通信速度，但大家都不認可。
29、PCB設計中如何盡可能的達到EMC要求，又不致造成太大的成本壓力？
答： PCB板上會(huì )因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個(gè)系統通過(guò)EMC的要求。以下僅就PCB板的設計技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應。
1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。
2、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配，走線(xiàn)層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線(xiàn)特性阻抗的影響。
7、電源層比地層內縮20H，H為電源層與地層之間的距離。

30、PCB設計中當一塊PCB板中有多個(gè)數/模功能塊時(shí)，常規做法是要將數/模地分開(kāi)，原因何在？
答：將數/模地分開(kāi)的原因是因為數字電路在高低電位切換時(shí)會(huì )在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。如果地平面上不分割且由數字區域電路所產(chǎn)生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉， 模擬的信號依然會(huì )被地噪聲干擾。也就是說(shuō)數模地不分割的方式只能在模擬電路區域距產(chǎn)生大噪聲的數字電路區域較遠時(shí)使用。

31、在高速PCB設計時(shí)，設計者應該從那些方面去考慮EMC、EMI的規則呢？
答：一般EMI/EMC設計時(shí)需要同時(shí)考慮輻射(radiated)與傳導(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設計必須一開(kāi)始布局時(shí)就要考慮到器件的位置， PCB迭層的安排， 重要聯(lián)機的走法， 器件的選擇等， 如果這些沒(méi)有事前有較佳的安排， 事后解決則會(huì )事倍功半， 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器， 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射， 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分， 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應是否符合需求以降低電源層噪聲. 另外， 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. *后， 適當的選擇PCB與外殼的接地點(diǎn)(chassis ground)。
32、PCB設計時(shí)，怎樣通過(guò)安排迭層來(lái)減少EMI問(wèn)題？
答：首先，EMI要從系統考慮，單憑PCB無(wú)法解決問(wèn)題。層疊對EMI來(lái)講，我認為主要是提供信號*短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。