聯(lián)系我們
東莞市眾升儀器有限公司
業(yè)務(wù)部
聯(lián)系人：陳平
聯(lián)系電話(huà)：0769-23131676
傳真號碼：0769-23131096
移動(dòng)電話(huà)：15989633801（微信同號）
Email：ZS1717@163.com
QQ：782352024
地址：東莞市莞城街道東城路莞城段33號405室
公司網(wǎng)址：http://ruituo888.com
文章詳情
PCB設計中EMC設計的三大要素
日期：2024-07-21 23:45
瀏覽次數：429
摘要：一、器件的布局
在PCB設計的過(guò)程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數,器件密度和功耗。一個(gè)實(shí)用的規則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應將相互有關(guān)的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
高頻元器件盡可能縮短...
一、器件的布局
在PCB設計的過(guò)程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數,器件密度和功耗。一個(gè)實(shí)用的規則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應將相互有關(guān)的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
高頻元器件盡可能縮短連線(xiàn),以減少分布參數和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠離信號接口和低電平信號芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會(huì )減小元器件之間的分布參數,也符合混合電路的制造工藝,易于生產(chǎn)。
在混合電路基片上電源和接地的引出焊盤(pán)應對稱(chēng)布置,*好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到*負的電位平面。
在選用多層混合電路時(shí),電路板的層間安排隨著(zhù)具體電路改變,但一般具有以下特征。
(1)電源和地層分配在內層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。
(2)板內電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對電源平面分布的輻射電流起到屏蔽作用。
(3)布線(xiàn)層應盡量安排與電源或地平面相鄰以產(chǎn)生通量對消作用。
二、PCB走線(xiàn)
在電路設計中,往往只注重提高布線(xiàn)密度,或追求布局均勻,忽視了線(xiàn)路布局對預防干擾的影響,使大量的信號輻射到空間形成干擾,可能會(huì )導致更多的電磁兼容問(wèn)題。因此,良好的布線(xiàn)是決定設計成功的關(guān)鍵。
1、地線(xiàn)的布局
地線(xiàn)不僅是電路工作的電位參考點(diǎn),還可以作為信號的低阻抗回路。地線(xiàn)上較常見(jiàn)的干擾就是地環(huán)路電流導致的地環(huán)路干擾。解決好這一類(lèi)干擾問(wèn)題,就等于解決了大部分的電磁兼容問(wèn)題。地線(xiàn)上的噪音主要對數字電路的地電平造成影響,而數字電路輸出低電平時(shí),對地線(xiàn)的噪聲更為敏感。地線(xiàn)上的干擾不僅可能引起電路的誤動(dòng)作,還會(huì )造成傳導和輻射發(fā)射。因此,減小這些干擾的重點(diǎn)就在于盡可能地減小地線(xiàn)的阻抗(對于數字電路,減小地線(xiàn)電感尤為重要)。
地線(xiàn)的布局要注意以下幾點(diǎn):
(1)根據不同的電源電壓,數字電路和模擬電路分別設置地線(xiàn)。
(2)公共地線(xiàn)盡可能加粗。在采用多層厚膜工藝時(shí),可專(zhuān)門(mén)設置地線(xiàn)面,這樣有助于減小環(huán)路面積,同時(shí)也降低了接受天線(xiàn)的效率。并且可作為信號線(xiàn)的屏蔽體。
(3)應避免梳狀地線(xiàn),這種結構使信號回流環(huán)路很大,會(huì )增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。
(4)板上裝有多個(gè)芯片時(shí),地線(xiàn)上會(huì )出現較大的電位差,應把地線(xiàn)設計成封閉環(huán)路,提高電路的噪聲容限。
(5)同時(shí)具有模擬和數字功能的電路板,模擬地和數字地通常是分離的,只在電源處連接。
2、電源線(xiàn)的布局
一般而言,除直接由電磁輻射引起的干擾外,經(jīng)由電源線(xiàn)引起的電磁干擾*為常見(jiàn)。因此電源線(xiàn)的布局也很重要,通常應遵守以下規則。
(1)電源線(xiàn)盡可能靠近地線(xiàn)以減小供電環(huán)路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環(huán)路不要相互重疊。
(2)采用多層工藝時(shí),模擬電源和數字電源分開(kāi),避免相互干擾。不要把數字電源與模擬電源重疊放置,否則就會(huì )產(chǎn)生耦合電容,破壞分離度。
(3)電源平面與地平面可采用完全介質(zhì)隔離,頻率和速度很高時(shí),應選用低介電常數的介質(zhì)漿料。電源平面應靠近接地平面,并安排在接地平面之下,對電源平面分布的輻射電流起到屏蔽作用。
(4)芯片的電源引腳和地線(xiàn)引腳之間應進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應貼近芯片安裝,使去耦電容的回路面積盡可能減小。
(5)選用貼片式芯片時(shí),盡量選用電源引腳與地引腳靠得較近的芯片,可以進(jìn)一步減小去耦電容的供電回路面積,有利于實(shí)現電磁兼容。
3、信號線(xiàn)的布局
在使用單層薄膜工藝時(shí),一個(gè)簡(jiǎn)便適用的方法是先布好地線(xiàn),然后將關(guān)鍵信號,如高速時(shí)鐘信號或敏感電路靠近它們的地回路布置,*后對其它電路布線(xiàn)。信號線(xiàn)的布置*好根據信號的流向順序安排,使電路板上的信號走向流暢。
如果要把EMI減到*小,就讓信號線(xiàn)盡量靠近與它構成的回流信號線(xiàn),使回路面積盡可能小,以免發(fā)生輻射干擾。低電平信號通道不能靠近高電平信號通道和無(wú)濾波的電源線(xiàn),對噪聲敏感的布線(xiàn)不要與大電流、高速開(kāi)關(guān)線(xiàn)平行。如果可能,把所有關(guān)鍵走線(xiàn)都布置成帶狀線(xiàn)。不相容的信號線(xiàn)(數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應相互遠離,不要平行走線(xiàn)。信號間的串擾對相鄰平行走線(xiàn)的長(cháng)度和走線(xiàn)間距極其敏感,所以盡量使高速信號線(xiàn)與其它平行信號線(xiàn)間距拉大且平行長(cháng)度縮小。
導帶的電感與其長(cháng)度和長(cháng)度的對數成正比,與其寬度的對數成反比。因此,導帶要盡可能短,同一元件的各條地址線(xiàn)或數據線(xiàn)盡可能保持長(cháng)度一致,作為電路輸入輸出的導線(xiàn)盡量避免相鄰平行,*好在之間加接地線(xiàn),可有效抑制串擾。低速信號的布線(xiàn)密度可以相對大些,高速信號的布線(xiàn)密度應盡量小。
在多層厚膜工藝中,除了遵守單層布線(xiàn)的規則外還應注意:
盡量設計單獨的地線(xiàn)面,信號層安排與地層相鄰。不能使用時(shí),必須在高頻或敏感電路的鄰近設置一根地線(xiàn)。分布在不同層上的信號線(xiàn)走向應相互垂直,這樣可以減少線(xiàn)間的電場(chǎng)和磁場(chǎng)耦合干擾;同一層上的信號線(xiàn)保持一定間距,*好用相應地線(xiàn)回路隔離,減少線(xiàn)間信號串擾。每一條高速信號線(xiàn)要限制在同一層
上。信號線(xiàn)不要離基片邊緣太近,否則會(huì )引起特征阻抗變化,而且容易產(chǎn)生邊緣場(chǎng),增加向外的輻射。
4、時(shí)鐘線(xiàn)路的布局
時(shí)鐘電路在數字電路中占有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來(lái)源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的頻譜可達160MHz。因此設計好時(shí)鐘電路是保證達到整個(gè)電路電磁兼容的關(guān)鍵。關(guān)于時(shí)鐘電路的布局,有以下注意事項:
(1)不要采用菊花鏈結構傳送時(shí)鐘信號,而應采用星型結構,即所有的時(shí)鐘負載直接與時(shí)鐘功率驅動(dòng)器相互連接。
(2)所有連接晶振輸入/輸出端的導帶盡量短,以減少噪聲干擾及分布電容對晶振的影響。
(3)晶振電容地線(xiàn)應使用盡量寬而短的導帶連接至器件上;離晶振*近的數字地引腳,應盡量減少過(guò)孔。
三、工藝和部件的選取
混合集成電路有三種制造工藝可供選擇,單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件,具有高質(zhì)量、穩定、可靠和靈活的特點(diǎn),適合于高速高頻和高封裝密度的電路中。但只能做單層布線(xiàn)且成本較高。多層厚膜工藝能夠以較低的成本制造多層互連電路, 從電磁兼容的角度來(lái)說(shuō),多層布線(xiàn)可以減小線(xiàn)路板的電磁輻射并提高線(xiàn)路板的抗干擾能力。因為可以設置專(zhuān)門(mén)的電源層和地層,使信號與地線(xiàn)之間的距離僅為層間距離。這樣,板上所有信號的回路面積就可以降至*小,從而有效減小差模輻射。
其中多層共燒厚膜工藝具有更多的優(yōu)點(diǎn),是目前無(wú)源集成的主流技術(shù)。它可以實(shí)現更多層的布線(xiàn),易于內埋元器件,提高組裝密度,具有良好的高頻特性和高速傳輸特性。此外,與薄膜技術(shù)具有良好的兼容性,二者結合可實(shí)現更高組裝密度和更好性能的混合多層電路。
混合電路中的有源器件一般選用裸芯片,沒(méi)有裸芯片時(shí)可選用相應的封裝好的芯片,為得到*好的EMC特性,盡量選用表貼式芯片。選擇芯片時(shí)在滿(mǎn)足產(chǎn)品技術(shù)指標的前提下,盡量選用低速時(shí)鐘。在HC能用時(shí)絕不使用AC,CMOS4000能行就不用HC。電容應具有低的等效串聯(lián)電阻,這樣可以避免對信號造成大的衰減。
混合電路的封裝可采用可伐金屬的底座和殼蓋,平行縫焊,具有很好的屏蔽作用。
在PCB設計的過(guò)程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數,器件密度和功耗。一個(gè)實(shí)用的規則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。
在器件布置方面,原則上應將相互有關(guān)的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時(shí)鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。
高頻元器件盡可能縮短連線(xiàn),以減少分布參數和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠離信號接口和低電平信號芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會(huì )減小元器件之間的分布參數,也符合混合電路的制造工藝,易于生產(chǎn)。
在混合電路基片上電源和接地的引出焊盤(pán)應對稱(chēng)布置,*好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到*負的電位平面。
在選用多層混合電路時(shí),電路板的層間安排隨著(zhù)具體電路改變,但一般具有以下特征。
(1)電源和地層分配在內層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。
(2)板內電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對電源平面分布的輻射電流起到屏蔽作用。
(3)布線(xiàn)層應盡量安排與電源或地平面相鄰以產(chǎn)生通量對消作用。
二、PCB走線(xiàn)
在電路設計中,往往只注重提高布線(xiàn)密度,或追求布局均勻,忽視了線(xiàn)路布局對預防干擾的影響,使大量的信號輻射到空間形成干擾,可能會(huì )導致更多的電磁兼容問(wèn)題。因此,良好的布線(xiàn)是決定設計成功的關(guān)鍵。
1、地線(xiàn)的布局
地線(xiàn)不僅是電路工作的電位參考點(diǎn),還可以作為信號的低阻抗回路。地線(xiàn)上較常見(jiàn)的干擾就是地環(huán)路電流導致的地環(huán)路干擾。解決好這一類(lèi)干擾問(wèn)題,就等于解決了大部分的電磁兼容問(wèn)題。地線(xiàn)上的噪音主要對數字電路的地電平造成影響,而數字電路輸出低電平時(shí),對地線(xiàn)的噪聲更為敏感。地線(xiàn)上的干擾不僅可能引起電路的誤動(dòng)作,還會(huì )造成傳導和輻射發(fā)射。因此,減小這些干擾的重點(diǎn)就在于盡可能地減小地線(xiàn)的阻抗(對于數字電路,減小地線(xiàn)電感尤為重要)。
地線(xiàn)的布局要注意以下幾點(diǎn):
(1)根據不同的電源電壓,數字電路和模擬電路分別設置地線(xiàn)。
(2)公共地線(xiàn)盡可能加粗。在采用多層厚膜工藝時(shí),可專(zhuān)門(mén)設置地線(xiàn)面,這樣有助于減小環(huán)路面積,同時(shí)也降低了接受天線(xiàn)的效率。并且可作為信號線(xiàn)的屏蔽體。
(3)應避免梳狀地線(xiàn),這種結構使信號回流環(huán)路很大,會(huì )增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。
(4)板上裝有多個(gè)芯片時(shí),地線(xiàn)上會(huì )出現較大的電位差,應把地線(xiàn)設計成封閉環(huán)路,提高電路的噪聲容限。
(5)同時(shí)具有模擬和數字功能的電路板,模擬地和數字地通常是分離的,只在電源處連接。
2、電源線(xiàn)的布局
一般而言,除直接由電磁輻射引起的干擾外,經(jīng)由電源線(xiàn)引起的電磁干擾*為常見(jiàn)。因此電源線(xiàn)的布局也很重要,通常應遵守以下規則。
(1)電源線(xiàn)盡可能靠近地線(xiàn)以減小供電環(huán)路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環(huán)路不要相互重疊。
(2)采用多層工藝時(shí),模擬電源和數字電源分開(kāi),避免相互干擾。不要把數字電源與模擬電源重疊放置,否則就會(huì )產(chǎn)生耦合電容,破壞分離度。
(3)電源平面與地平面可采用完全介質(zhì)隔離,頻率和速度很高時(shí),應選用低介電常數的介質(zhì)漿料。電源平面應靠近接地平面,并安排在接地平面之下,對電源平面分布的輻射電流起到屏蔽作用。
(4)芯片的電源引腳和地線(xiàn)引腳之間應進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應貼近芯片安裝,使去耦電容的回路面積盡可能減小。
(5)選用貼片式芯片時(shí),盡量選用電源引腳與地引腳靠得較近的芯片,可以進(jìn)一步減小去耦電容的供電回路面積,有利于實(shí)現電磁兼容。
3、信號線(xiàn)的布局
在使用單層薄膜工藝時(shí),一個(gè)簡(jiǎn)便適用的方法是先布好地線(xiàn),然后將關(guān)鍵信號,如高速時(shí)鐘信號或敏感電路靠近它們的地回路布置,*后對其它電路布線(xiàn)。信號線(xiàn)的布置*好根據信號的流向順序安排,使電路板上的信號走向流暢。
如果要把EMI減到*小,就讓信號線(xiàn)盡量靠近與它構成的回流信號線(xiàn),使回路面積盡可能小,以免發(fā)生輻射干擾。低電平信號通道不能靠近高電平信號通道和無(wú)濾波的電源線(xiàn),對噪聲敏感的布線(xiàn)不要與大電流、高速開(kāi)關(guān)線(xiàn)平行。如果可能,把所有關(guān)鍵走線(xiàn)都布置成帶狀線(xiàn)。不相容的信號線(xiàn)(數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應相互遠離,不要平行走線(xiàn)。信號間的串擾對相鄰平行走線(xiàn)的長(cháng)度和走線(xiàn)間距極其敏感,所以盡量使高速信號線(xiàn)與其它平行信號線(xiàn)間距拉大且平行長(cháng)度縮小。
導帶的電感與其長(cháng)度和長(cháng)度的對數成正比,與其寬度的對數成反比。因此,導帶要盡可能短,同一元件的各條地址線(xiàn)或數據線(xiàn)盡可能保持長(cháng)度一致,作為電路輸入輸出的導線(xiàn)盡量避免相鄰平行,*好在之間加接地線(xiàn),可有效抑制串擾。低速信號的布線(xiàn)密度可以相對大些,高速信號的布線(xiàn)密度應盡量小。
在多層厚膜工藝中,除了遵守單層布線(xiàn)的規則外還應注意:
盡量設計單獨的地線(xiàn)面,信號層安排與地層相鄰。不能使用時(shí),必須在高頻或敏感電路的鄰近設置一根地線(xiàn)。分布在不同層上的信號線(xiàn)走向應相互垂直,這樣可以減少線(xiàn)間的電場(chǎng)和磁場(chǎng)耦合干擾;同一層上的信號線(xiàn)保持一定間距,*好用相應地線(xiàn)回路隔離,減少線(xiàn)間信號串擾。每一條高速信號線(xiàn)要限制在同一層
上。信號線(xiàn)不要離基片邊緣太近,否則會(huì )引起特征阻抗變化,而且容易產(chǎn)生邊緣場(chǎng),增加向外的輻射。
4、時(shí)鐘線(xiàn)路的布局
時(shí)鐘電路在數字電路中占有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來(lái)源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的頻譜可達160MHz。因此設計好時(shí)鐘電路是保證達到整個(gè)電路電磁兼容的關(guān)鍵。關(guān)于時(shí)鐘電路的布局,有以下注意事項:
(1)不要采用菊花鏈結構傳送時(shí)鐘信號,而應采用星型結構,即所有的時(shí)鐘負載直接與時(shí)鐘功率驅動(dòng)器相互連接。
(2)所有連接晶振輸入/輸出端的導帶盡量短,以減少噪聲干擾及分布電容對晶振的影響。
(3)晶振電容地線(xiàn)應使用盡量寬而短的導帶連接至器件上;離晶振*近的數字地引腳,應盡量減少過(guò)孔。
三、工藝和部件的選取
混合集成電路有三種制造工藝可供選擇,單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件,具有高質(zhì)量、穩定、可靠和靈活的特點(diǎn),適合于高速高頻和高封裝密度的電路中。但只能做單層布線(xiàn)且成本較高。多層厚膜工藝能夠以較低的成本制造多層互連電路, 從電磁兼容的角度來(lái)說(shuō),多層布線(xiàn)可以減小線(xiàn)路板的電磁輻射并提高線(xiàn)路板的抗干擾能力。因為可以設置專(zhuān)門(mén)的電源層和地層,使信號與地線(xiàn)之間的距離僅為層間距離。這樣,板上所有信號的回路面積就可以降至*小,從而有效減小差模輻射。
其中多層共燒厚膜工藝具有更多的優(yōu)點(diǎn),是目前無(wú)源集成的主流技術(shù)。它可以實(shí)現更多層的布線(xiàn),易于內埋元器件,提高組裝密度,具有良好的高頻特性和高速傳輸特性。此外,與薄膜技術(shù)具有良好的兼容性,二者結合可實(shí)現更高組裝密度和更好性能的混合多層電路。
混合電路中的有源器件一般選用裸芯片,沒(méi)有裸芯片時(shí)可選用相應的封裝好的芯片,為得到*好的EMC特性,盡量選用表貼式芯片。選擇芯片時(shí)在滿(mǎn)足產(chǎn)品技術(shù)指標的前提下,盡量選用低速時(shí)鐘。在HC能用時(shí)絕不使用AC,CMOS4000能行就不用HC。電容應具有低的等效串聯(lián)電阻,這樣可以避免對信號造成大的衰減。
混合電路的封裝可采用可伐金屬的底座和殼蓋,平行縫焊,具有很好的屏蔽作用。
